Urteil des BPatG, Az. 23 W (pat) 2/07

BPatG (stand der technik, muster, fig, are, bit, patentanspruch, form, anmeldung, stand, druckschrift)
BPatG 154
08.05
BUNDESPATENTGERICHT
23 W (pat) 2/07
_______________
(Aktenzeichen)
Verkündet am
19. Januar 2010
B E S C H L U S S
In der Beschwerdesache
betreffend die Patentanmeldung 10 2004 030 806.3-33
hat der 23. Senat (Technischer Beschwerdesenat) des Bundespatentgerichts auf
die mündliche Verhandlung vom 19. Januar 2010 unter Mitwirkung des Richters
Lokys als Vorsitzendem sowie der Richter Paezold, Brandt und Dr. Friedrich
- 2 -
beschlossen:
Auf die Beschwerde der Anmelderin wird der Beschluss der Prü-
fungsstelle für Klasse H 01 L des Deutschen Patent- und Marken-
amts vom 25. September 2006 aufgehoben und das Patent mit
folgenden Unterlagen erteilt:
-
Patentansprüche 1 bis 13, überreicht in der mündlichen Ver-
handlung vom 19. Januar 2010
-
Beschreibung Seite 7, überreicht in der mündlichen Verhand-
lung vom 19. Januar 2010
-
Beschreibung Seiten 1 bis 6 und 8 bis 24, eingegangen am
4. August 2006
-
Figuren 1A bis 1 F gemäß der Offenlegungsschrift
-
Figuren 2 A bis 2C, 3A bis 3C, 4A und 4B, 5A bis 5C und Fi-
gur 8 gemäß Offenlegungsschrift, Figur 4C, 6 und 7, über-
reicht in der mündlichen Verhandlung vom 19. Januar 2010
Bezeichnung:
“Halbleitervorrichtung und Verfahren zur Her-
stellung derselben”
Anmeldetag:
25. Juni 2004.
- 3 -
G r ü n d e
I.
Die vorliegende Anmeldung ist am 25. Juni 2004 unter Inanspruchnahme der Prio-
rität der koreanischen Anmeldung KR 2003-41333 vom 25. Juni 2003 mit der Be-
zeichnung „Halbleitervorrichtung und Verfahren zur Herstellung derselben“ beim
Deutschen Patent- und Markenamt eingereicht worden.
Im Prüfungsverfahren hat die Prüfungsstelle auf den Stand der Technik gemäß
den Druckschriften
D1
US 6 451 651 B1
D2
US 6 091 154 A
D3
US 5 759 914 A
D4
US 6 184 126 B1
hingewiesen.
Von der Anmelderin sind zum Stand der Technik die Druckschriften D1 und
D5
KR 100200697 B1
genannt worden.
Die Anmeldung ist nach einem - einzigen - Prüfungsbescheid durch Beschluss
vom 25. September 2006 mit der Begründung zurückgewiesen worden, dass der
unabhängige Anspruch 7 nicht erkennen lasse, was mit ihm unter Schutz gestellt
werden solle (§ 34 (3) Nr. 3 PatG), denn der Wortlaut des Anspruchs sei in sich
widersprüchlich hinsichtlich der Ausgestaltung des zweiten die Kontakte definie-
- 4 -
renden Musters und unverständlich hinsichtlich des Erstreckens des Metallkon-
takts durch die dritte und vierte Isolierschicht.
Gegen diesen Beschluss, der Anmelderin zugestellt am 20. Oktober 2006, richtet
sich die am 15. November 2006 beim Deutschen Patent- und Markenamt einge-
gangene und mit Eingabe vom 15. Januar 2007 begründete Beschwerde der An-
melderin.
In der mündlichen Verhandlung am 19. Januar 2010 stellt sie den Antrag,
den Beschluss der Prüfungsstelle für Klasse H01L des Deutschen
Patent- und Markenamts vom 25. September 2006 aufzuheben
und das Patent mit folgenden Unterlagen zu erteilen:
− Patentansprüche 1 bis 13, überreicht in der mündlichen
Verhandlung vom 19. Januar 2010,
− Beschreibung Seite 7, überreicht in der mündlichen Verhand-
lung vom 19. Januar 2010,
− Beschreibung Seiten 1 bis 6 und 8 bis 24, eingegangen am
4. August 2006,
− Figuren 1A bis 1F gemäß der Offenlegungsschrift,
− Figuren 2A bis 2C, 3A bis 3C, 4A und 4B, 5A bis 5C und Figur 8
gemäß Offenlegungsschrift, Figur 4C, 6 und 7, überreicht in der
mündlichen Verhandlung vom 19. Januar 2010.
- 5 -
Der geltende Patentanspruch 1 lautet:
„Verfahren zur Herstellung einer Halbleitervorrichtung, mit den fol-
genden Schritten:
Ausbilden von Gatestrukturen (225) in einem Zellenbereich und
einem zellenfreien Bereich eines Halbleitersubstrats (200);
Ausbilden einer ersten Kontaktzone und einer zweiten Kontakt-
zone in dem Zellenbereich des Substrats (200) zwischen den Ga-
testrukturen (225);
Ausbilden einer ersten Isolierschicht (235) auf dem Substrat (200);
Ausbilden von ersten Kontaktlöchern, welche die erste Kontakt-
zone und die zweite Kontaktzone freilegen, durch teilweises Ätzen
der ersten Isolierschicht (235);
Ausbilden eines ersten Kontaktflecks (245) und eines zweiten
Kontaktflecks (250) in den ersten Kontaktlöchern, wobei der erste
Kontaktfleck (245) und der zweite Kontaktfleck (250) die erste
Kontaktzone bzw. die zweite Kontaktzone kontaktieren;
Ausbilden einer zweiten Isolierschicht (255) auf der ersten Isolier-
schicht (235), auf dem ersten Kontaktfleck (245) und auf dem
zweiten Kontaktfleck (250) in dem Zellenbereich und auf der ers-
ten Isolierschicht (235) in dem zellenfreien Bereich;
Ausbilden eines zweiten Kontaktloches, welches den zweiten
Kontaktfleck (250) freilegt, durch teilweises Ätzen der zweiten Iso-
lierschicht (255) in dem Zellenbereich;
- 6 -
Ausbilden eines ersten Kontaktes, der den zweiten Kontakt-
fleck (250) kontaktiert, in dem zweiten Kontaktloch;
Ausbilden einer Bitleitungsstruktur (270) auf dem ersten Kontakt
und auf der zweiten Isolierschicht (255) in dem Zellenbereich, und
Ausbilden eines Bitleitungs-Kontaktflecks (271) auf der zweiten
Isolierschicht (255) in dem zellenfreien Bereich;
Ausbilden einer dritten Isolierschicht (275) auf der zweiten Isolier-
schicht (255) und auf der Bitleitungsstruktur (270) in dem Zellen-
bereich, sowie auf der zweiten Isolierschicht (255) und auf dem
Bitleitungs-Kontaktfleck (271) in dem zellenfreien Bereich;
Ausbilden eines dritten Kontaktloches, welches den ersten Kon-
taktfleck (245) freilegt, durch teilweises Ätzen der dritten Isolier-
schicht (275) und der zweiten Isolierschicht (255) in dem Zellenbe-
reich;
Ausbilden eines zweiten Kontaktes (280), welcher den ersten
Kontaktfleck (245) kontaktiert in dem dritten Kontaktloch;
Ausbilden eines ersten Kontakte definierenden Musters (285),
welches den zweiten Kontakt (280) freilegt, auf der dritten Isolier-
schicht (275) in dem Zellenbereich, und Ausbilden eines zweiten
Kontakte definierenden Musters (286) auf der dritten Isolier-
schicht (275) in dem zellenfreien Bereich derart, dass ein Ab-
schnitt über dem peripheren Abschnitt des Bitleitungs-Kontakt-
flecks (271) frei bleibt;
Ausbilden eines dritten Kontaktflecks (290) auf dem freigelegten
zweiten Kontakt (280), und gleichzeitiges Ausbilden eines leiten-
- 7 -
den Musters (291), welches über dem peripheren Abschnitt des
Bitleitungs-Kontaktflecks (271) liegt oder darüber verläuft, wobei
das zweite leitende Muster (291) eine Öffnung über einer im we-
sentlichen zentralen Zone des Bitleitungs-Kontaktflecks (271) auf-
weist; und
Ausbilden von Kondensatoren in dem Zellenbereich des Sub-
strats (200);
Ausbilden einer vierten Isolierschicht (300) über der gesamten
Oberfläche des Substrats (200) nach der Ausbildung der Konden-
satoren in dem Zellenbereich des Substrats (200);
Ausbilden eines vierten Kontaktloches (294), um den Bitleitungs-
Kontaktfleck (271) freizulegen, durch teilweises Ätzen der vierten
Isolierschicht (300) und des zweiten Kontakte definierenden Mus-
ters (286), wobei das Material des leitenden Musters (291) eine
Ätzselektivität relativ zu dem zweiten Kontakte definierenden
Muster (286) aufweist, sodass das vierte Kontaktloch (294) relativ
zu dem Bitleitungs-Kontaktfleck (271) selbstausgerichtet ist; und
Ausbilden eines Metallkontaktes (295), der den Bitleitungs-Kon-
taktfleck (271) kontaktiert, in dem vierten Kontaktloch (294), wobei
sich der Metallkontakt (295) durch die Öffnung hindurch erstreckt.“
Der geltende, unabhängige Patentanspruch 6 lautet:
„Halbleitervorrichtung, mit:
Gatestrukturen (225), die in einem Zellenbereich und einem zel-
lenfreien Bereich eines Halbleitersubstrats (200) ausgebildet sind;
- 8 -
einer ersten Kontaktzone und einer zweiten Kontaktzone in dem
Zellenbereich zwischen den Gatestrukturen (225);
einer ersten Isolierschicht (235), die über der ersten und der
zweiten Kontaktzone darüber liegt;
einem ersten Kontaktfleck (245) und einem zweiten Kontakt-
fleck (250), die jeweils die erste Kontaktzone bzw. die zweite
Kontaktzone über die erste Isolierschicht (235) kontaktieren;
einer zweiten Isolierschicht (255), die auf der ersten Isolier-
schicht (235), auf dem ersten Kontaktfleck (245) und auf dem
zweiten Kontaktfleck (250) in dem Zellenbereich und auf der ers-
ten Isolierschicht (235) in dem zellenfreien Bereich ausgebildet ist;
einer Bitleitungsstruktur (270), die auf der zweiten Isolier-
schicht (255) in dem Zellenbereich ausgebildet ist, wobei die Bit-
leitungsstruktur (270) mit dem zweiten Kontaktfleck (250) verbun-
den ist;
einem Bitleitungs-Kontaktfleck (271), welcher auf der zweiten Iso-
lierschicht (255) in dem zellenfreien Bereich ausgebildet ist;
einer dritten Isolierschicht (275), die in dem Zellenbereich auf der
Bitleitungsstruktur (270) und auf der zweiten Isolierschicht (255),
und die in dem zellenfreien Bereich auf dem Bitleitungs-Kontakt-
fleck (271) und auf der zweiten Isolierschicht (255) ausgebildet ist;
einem ersten Kontakte definierenden Muster (285), welches auf
der dritten Isolierschicht (275) in dem Zellenbereich ausgebildet
- 9 -
ist, wobei das erste Kontakte definierende Muster (285) den ersten
Kontaktfleck (245) freilegt;
einem zweiten Kontakte definierenden Muster (286), welches auf
der dritten Isolierschicht (275) in dem zellenfreien Bereich ausge-
bildet ist, wobei das zweite Kontakte definierende Muster (286)
Löcher (289) aufweist, die über einem peripheren Abschnitt des
Bitleitungs-Kontaktflecks (270) darüber liegen;
einem Kontaktpfropfen (280), der den ersten Kontaktfleck (245)
durch die dritte Isolierschicht (275) und die zweite Isolier-
schicht (255) hindurch kontaktiert;
einem dritten Kontaktfleck (290, welcher auf dem Kontaktpfrop-
fen (280) in dem Zellenbereich ausgebildet ist;
einem leitenden Muster (291), das innerhalb der Löcher (289)
ausgebildet ist und über dem peripheren Abschnitt des Bitleitungs-
Kontaktflecks (271) darüber liegt, wobei das leitende Muster (285)
eine Öffnung über einem im wesentlichen zentralen Abschnitt des
Bitleitungs-Kontaktflecks aufweist;
einer vierten Isolierschicht (300), die auf dem ersten Kontakte de-
finierenden Muster (286), auf dem dritten Kontaktfleck (290), auf
dem zweiten Kontakte definierenden Muster (286) und dem leiten-
den Muster (285) ausgebildet ist; und
einem Metallkontakt (295), der Kontakt mit dem Bitleitungs-Kon-
taktfleck (271) über die vierte Isolierschicht (300) und das leitende
Muster (291) bildet, wobei sich der Metallkontakt (295) durch die
Öffnung hindurch erstreckt,
- 10 -
wobei das leitende Muster (291) eine Ätzselektivität relativ zu dem
zweiten Kontakte definierenden Muster (286) aufweist.“
Hinsichtlich der Unteransprüche sowie der weiteren Einzelheiten wird auf den
Akteninhalt verwiesen.
II.
Die form- und fristgerecht erhobene Beschwerde ist zulässig und auch begründet,
denn die geltenden, nebengeordneten Patentansprüche 1 und 6 vermitteln dem
Fachmann eine klare Lehre zum technischen Handeln, sind zulässig und durch
den im Verfahren befindlichen Stand der Technik auch nicht patenthindernd ge-
troffen.
1.
Die geltenden Patentansprüche 1 und 6 geben dem Fachmann eine klare
Lehre. Als solcher ist hier ein mit der Entwicklung und Fertigung von integrierten
Halbleiterschaltungen betrauter, berufserfahrener Physiker oder Ingenieur der
Fachrichtung Halbleitertechnik mit Hochschulausbildung anzusehen.
Denn der im angefochtenen Beschluss dargelegten Auffassung, dass das Merk-
mal, wonach das zweite Kontakte definierende Muster (286) Löcher (289) auf-
weist, die über einem peripheren Abschnitt des Bitleitungs-Kontaktflecks (271) lie-
gen, widersprüchlich zur weiteren Lehre der Patentansprüche sei, kann insofern
nicht gefolgt werden, als dieses Merkmal nicht bedeutet, dass der Zentralbereich
des Musters (286) keine Öffnung aufweisen darf. Vielmehr lässt diese Formulie-
rung zu, dass auch im Zentralbereich dieses Musters (286) Löcher ausgebildet
sind, in denen gemäß der weiteren Lehre der beiden Patentansprüche ein leiten-
des Muster (291) eine Öffnung über einem zentralen Abschnitt des Bitleitungs-
Kontaktflecks (271) aufweist.
- 11 -
Dass der Metallkontakt 295 auch durch die dritte Isolationsschicht 275 verlaufen
muss, ist in den Patentansprüchen 1 und 6 implizit enthalten, denn wenn sich, wie
in den Ansprüchen formuliert, die dritte und vierte Isolierschicht (275, 300) über-
einander auf dem Bitleitungs-Kontaktfleck (271) befinden und der Metallkon-
takt (295) über die vierte Isolierschicht (300) einen Kontakt mit dem Bitleitungs-
Kontaktfleck (271) bildet, dann muss zwangsläufig der Metallkontakt (295) auch
durch die dritte Isolierschicht 275 verlaufen, um den Bitleitungs-Kontaktfleck (271)
kontaktieren zu können. Die Patentansprüche 1 und 6 sind daher entgegen der im
Beschluss vertretenen Auffassung für den Fachmann auch ohne Aufnahme des
Merkmals, dass sich der Metallkontakt (295) durch die dritte Isolierschicht er-
streckt, klar und verständlich.
Begriffe in den Patentansprüchen sind bei der Prüfung auf Patentfähigkeit so zu
deuten, wie sie der angesprochene Fachmann nach dem Gesamtinhalt der Be-
schreibungsunterlagen unter Berücksichtigung der in ihr objektiv offenbarten
Lösung versteht
. Diesen Fachmann führen die in den ursprünglichen wie in den gel-
tenden Patentansprüchen verwendeten Begriffe „Zellenbereich“ und „zellenfreier
Bereich“ bzw. „Nicht-Zellenbereich“ zur korrekten Zuordnung dieser Bereiche, da-
hingehend, dass der „Zellenbereich“ den von von einem Speicherzellenfeld be-
deckten Bereich umfasst und der „zellenfreie Bereich“ bzw. „Nicht-Zellenbereich“
den übrigen Bereich.
2.
Die geltenden Patentansprüche 1 bis 13 sind zulässig.
Der auf ein Herstellungsverfahren gerichtete geltende Patentanspruch 1 entspricht
bis auf die Einführung von Bezugszeichen und kleinere Umformulierungen
statt ursprünglich , statt ursprünglich
, statt ursprünglich )
den ursprünglichen Patentansprüchen 29 und 34 und enthält zusätzlich die in der
ursprünglichen Beschreibung (vgl. S. 20, Z. 26 bis S. 21, Z. 5, sowie S. 22, Z. 26
- 12 -
bis 29) offenbarten Merkmale des gleichzeitigen Ausbildens des dritten Kontakt-
flecks (290) und des leitenden Musters (291) sowie der Ätzselektivität zwischen
dem leitenden (291) und dem zweiten Kontakte definierenden Muster (286).
Der eine Halbleitervorrichtung betreffende geltende Patentanspruch 6 entspricht
dem ursprünglichen Anspruch 20 und enthält ebenfalls das ursprünglich offen-
barte, zusätzliche Merkmal der Ätzselektivität aus der Beschreibung.
Die Unteransprüche 2 bis 5 und 7 bis 13 stimmen inhaltlich mit den ursprünglichen
abhängigen Ansprüchen 30 bis 33 sowie 21 bis 26 und 28 überein.
3.
Die Anmeldung betrifft eine Halbleitervorrichtung, insbesondere eine Kontakt-
struktur einer Halbleiterspeichervorrichtung und ein Verfahren zur Herstellung der-
selben.
Ausweislich der Beschreibungseinleitung der Anmeldung enthalten Halbleiter- und
speziell DRAM-Vorrichtungen Einheitszellen, die Transistoren und Kondensatoren
aufweisen. Mit steigender Zellendichte werden die Durchmesser der Kontaktlöcher
zwischen den leitfähigen Schichten dieser Vorrichtungen immer kleiner, während
die Dicken der Isolierschichten zunehmen. Dies führt zu einem hohen Aspektver-
hältnis der Kontaktlöcher (Verhältnis zwischen Höhe und Durchmesser der Öff-
nung) und zu Problemen bei deren photolithographischer Strukturierung mittels
konventioneller Methoden. Zudem treten aufgrund von Fehljustierungen Schwie-
rigkeiten bei der Kontaktierung der gefüllten Kontaktlöcher auf. Als Lösung werden
im Stand der Technik sowohl die Kontaktlöcher zur Reduzierung des Aspektver-
hältnisses mit Lande-Pads, d. h. Verbreiterungen im oberen Kontaktlochbereich,
versehen als auch Selbstausrichtungskontaktstrukturen oder Schutzringe verwen-
det. Im Fall von DRAM-Vorrichtungen, die neben dem Zellbereich des Speicher-
zellenfeldes auch einen peripheren Bereich zum Ansteuern des Speicherzellenfel-
des enthalten, sind die Intervalle zwischen den Bitleitungen sehr klein, was bei de-
ren Kontaktierung über entsprechende Kontaktlöcher zu Kurzschlüssen führen
- 13 -
kann. Werden selbstausgerichtete Kontaktstrukturen ausgebildet, verkompliziert
dies den Herstellungsprozess aufgrund zusätzlicher Ätzprozesse. Zudem können
die Lande-Pads aufgrund der hoch integrierten Struktur der DRAM-Vorrichtungen
im peripheren Bereich nur klein ausgebildet werden, was die Gefahr von Fehljus-
tierungen erhöht. Zwar könnten die Abstände im peripheren Bereich vergrößert
werden, dies würde jedoch den Durchsatz reduzieren
.
Der vorliegenden Anmeldung liegt somit als technisches Problem die Aufgabe
zugrunde, bei einer Halbleitervorrichtung mit einem Zellenbereich und einem zel-
lenfreien Bereich Kurzschlüsse beim Ankontaktieren von Kontakten im Zellenbe-
reich und eines Bitleitungs-Kontaktflecks im zellenfreien Bereich zu vermeiden
sowie ein Herstellungsverfahren für eine solche Halbleitervorrichtung mit möglichst
wenigen Herstellungsschritten bereitzustellen,
Diese Aufgabe wird gelöst durch das Verfahren nach dem geltenden Patentan-
spruch 1 und durch die Halbleitervorrichtung gemäß dem geltenden Patentan-
spruch 6.
Für beide Ansprüche ist wesentlich,
− dass im zellenfreien Bereich der Halbleitervorrichtung ein Kon-
taktfleck (290) auf dem freigelegten zweiten Kontakt (280) ge-
bildet ist,
− dass im Zellenbereich der Halbleitervorrichtung leitende Mus-
ter (291) über dem Randbereich, jedoch nicht über dem Zent-
ralbereich des Bitleitungs-Kontaktflecks (271) ausgebildet sind
− und dass sich ein Metallkontakt (295) zwischen den über dem
Randbereich befindlichen leitenden Mustern (291) und durch
die Isolierschichten (275, 300) ober- und unterhalb des leiten-
- 14 -
den Musters (291) zum Zentralbereich des Bitleitungs-Kon-
taktflecks (271) erstreckt, wobei sich aufgrund der Ätzselekti-
vität zwischen dem leitenden Muster (291) und dem zweite
Kontakte definierenden Muster (286) eine Selbstausrichtung
des Metallkontakts (295) ergibt.
Die Erfindung beruht somit auf dem allgemeinen Gedanken, Kurzschlüsse beim
Ankontaktieren von Kontakten im Zellenbereich und von Bitleitungs-Kontaktflecken
im zellenfreien Bereich dadurch zu vermeiden, dass einerseits die Kontakte im
Zellenbereich mit Kontaktflecken versehen sind und andererseits oberhalb der
Bitleitungs-Kontaktflecken leitende Muster als vergrabene Maske ausgebildet und
dadurch die Metallkontakte zu den Bitleitungs-Kontaktflecken selbstausgerichtet
sind.
4.
Sowohl das - zweifellos gewerblich anwendbare - Herstellungsverfahren nach
dem geltenden Patentanspruch 1 als auch die zugehörige Halbleitervorrichtung
nach dem geltenden, nebengeordneten Anspruch 6 sind gegenüber dem im Ver-
fahren befindlichen Stand der Technik neu und beruhen diesem gegenüber auch
auf einer erfinderischen Tätigkeit des zuständigen, oben definierten Durch-
schnittsfachmanns.
Die Lehre der Druckschrift D1 geht von der gleichen Problemstellung wie die vor-
liegende Anmeldung aus, nämlich von der Bereitstellung einer DRAM-Vorrichtung
mit verringerter Neigung zur Bildung von Kurzschlüssen aufgrund von Fehljustie-
rungen
. Sie offenbart in Übereinstimmung mit der Lehre des
Patentanspruchs 1 ein:
- 15 -
Verfahren zur Herstellung einer Halbleitervorrichtung mit den folgenden Schritten:
Ausbilden von Gatestrukturen ( in einem Zellenbereich und einem zellenfreien
Bereich eines Halbleitersubstrats (
;
Ausbilden einer ersten Kontaktzone und einer zweiten Kontaktzone in dem Zellen-
bereich des Substrats (zwischen den Gatestrukturen (
Ausbilden einer ersten Isolierschicht ( auf dem Substrat (
Ausbilden von ersten Kontaktlöchern, welche die erste Kontaktzone und die zweite
Kontaktzone freilegen, durch teilweises Ätzen der ersten Isolierschicht (;
Ausbilden eines ersten Kontaktflecks ( und eines zweiten Kontaktflecks ( in
den ersten Kontaktlöchern, wobei der erste Kontaktfleck ( und der zweite Kon-
taktfleck ( die erste Kontaktzone bzw. die zweite Kontaktzone kontaktieren
- 16 -
Ausbilden einer zweiten Isolierschicht ( auf der ersten Isolierschicht (, auf
dem ersten Kontaktfleck ( und auf dem zweiten Kontaktfleck ( in dem Zel-
lenbereich und auf der ersten Isolierschicht (in dem zellenfreien Bereich
Ausbilden eines zweiten Kontaktloches, welches den zweiten Kontaktfleck (
freilegt, durch teilweises Ätzen der zweiten Isolierschicht ( in dem Zellenbereich
;
Ausbilden eines ersten Kontaktes (, der den zweiten Kontaktfleck ( kontak-
tiert, in dem zweiten Kontaktloch
Ausbilden einer Bitleitungsstruktur ( auf dem ersten Kontakt
und auf der zweiten Isolierschicht ( in dem Zellenbereich, und Ausbilden eines
Bitleitungs-Kontaktflecks ( auf der zweiten Isolier-
schicht ( in dem zellenfreien Bereich
Ausbilden einer dritten Isolierschicht (271) auf der zweiten Isolierschicht (und
auf der Bitleitungsstruktur ( in dem Zellenbereich, sowie auf der zweiten Isolier-
schicht (und auf dem Bitleitungs-Kontaktfleck ( in dem zellenfreien Bereich
- 17 -
Ausbilden eines dritten Kontaktloches, welches den ersten Kontaktfleck ( frei-
legt, durch teilweises Ätzen der dritten Isolierschicht ( und der zweiten Isolier-
schicht ( in dem Zellenbereich
Ausbilden eines zweiten Kontaktes (, welcher den ersten Kontaktfleck (
kontaktiert, in dem dritten Kontaktloch
Ausbilden von Kondensatoren ( in dem Zellenbereich des Substrats (
);
Ausbilden einer vierten Isolierschicht ( über der gesamten Oberfläche des Sub-
strats ( nach der Ausbildung der Kondensatoren ( in dem Zellenbereich des
Substrats (
Ausbilden eines vierten Kontaktloches, um den Bitleitungs-Kontaktfleck ( frei-
zulegen, durch teilweises Ätzen der vierten Isolierschicht ( wobei das vierte
Kontaktloch relativ zu dem Bitleitungs-Kontaktfleck ( selbstausgerichtet ist
- 18 -
;
und Ausbilden eines Metallkontaktes (, der den Bitleitungs-Kontaktfleck (
kontaktiert, in dem vierten Kontaktloch, wobei sich der Metallkontakt durch
die vierte Isolierschicht ( erstreckt
Damit unterscheidet sich das Verfahren des Patentanspruchs 1 von dem aus
Druckschrift D1 bekannten Verfahren dadurch, dass anmeldungsgemäß zum ei-
nen der Metallkontakt (295) den Bitleitungs-Kontaktfleck (271) mit Hilfe eines lei-
tenden Musters (291) in einem Kontakte definierenden Muster (286) kontaktiert,
und zum anderen mit dem leitenden Muster (291) auch ein dritter Kontakt-
fleck (290) auf den zweiten Kontakt (280) aufgebracht wird. Das leitende Mus-
ter (291) hat dabei die Funktion einer vergrabenen Maske zwischen der dritten
und vierten Isolierschicht (275, 300), die aufgrund der Ätzselektivität zum Kontakte
definierenden Muster (286) die Selbstausrichtung des Metallkontakts (295) zum
Bitleitungs-Kontaktfleck (271) ermöglicht und auf diese Weise durch Fehlausrich-
tungen verursachte Kurzschlüsse vermeidet.
Im Gegensatz hierzu werden bei dem Verfahren nach der Druckschrift D1 Kurz-
schlüsse, die durch Fehljustierungen bei der Ausbildung der Metallkontakte 143
verursacht werden, durch selbstjustierte Spacer-Strukturen 125 auf den Bitlei-
tungskontakten 21 verhindert
- 19 -
).
Die Druckschrift D1 kann somit keinen Hinweis zu der anmeldungsgemäßen Lehre
geben, den Metallkontakt zum Bitleitungs-Kontaktfleck selbstausrichtend mit Hilfe
eines entsprechenden leitenden Musters herzustellen.
Zwar offenbart die einschlägige Druckschrift D3, deren Problemstellung ebenfalls
in der Verringerung der Folgen von Fehljustierungen besteht (
), ein Verfahren,
bei dem auf einer Isolierschicht (
ein Kontakte definierendes Muster ( derart aufgebracht wird, dass ein Ab-
schnitt über dem peripheren Abschnitt eines Kontaktflecks (frei bleibt
bei dem ein leitendes Muster (, welches über dem peripheren Abschnitt
des Kontaktflecks ( liegt, aufgebracht wird, wobei das leitende Muster (,
eine Öffnung ( über einer im Wesentlichen zentralen Zone des Kontakt-
flecks ( aufweist,
und bei dem ein Metallkontakt ( der den Kontaktfleck ( kontaktiert, ausge-
bildet wird, wobei sich der Metallkontakt ( durch die Öffnung ( hindurch er-
streckt
- 20 -
.
Jedoch bildet bei dem Verfahren der Druckschrift D3 das leitende Muster (
keine vergrabene Maske gemäß der Anmeldung, sondern ist ein Kontaktfleck, der
als eine Verbreiterung des Metallkontakts ( die Kontaktausbildung zu den
obenliegenden Leiterbahnen ( erleichtert. Der Fachmann erhält dementspre-
chend aus Druckschrift D3 auch keine Anregung, entsprechend der Anmeldung
erst eine weitere Isolationsschicht auf das leitende Muster ( aufzubringen und
dann den Metallkontakt ( auszubilden, denn dadurch könnte sich kein direkter
Kontakt mehr zwischen den leitenden Mustern ( und der Leiterbahn ( aus-
bilden und das leitende Muster verlöre seinen ihm in Druckschrift D3 zugedachten
Zweck.
Die Druckschriften D2, D4 und D5 beschreiben das Ausbilden von Halbleiterbau-
elementen mit selbstausgerichteten Kontaktstrukturen (D2), Doppeldamasze-
nerstrukturen (D4) und Kontaktstrukturen mit Schutzringen (D5). Keiner dieser
Druckschriften ist jedoch ein als vergrabene Maske zwischen zwei Isolations-
schichten dienendes leitendes Muster zu entnehmen, noch gibt es in dem nach-
gewiesenen Stand der Technik diesbezüglich eine Anregung.
- 21 -
Das Verfahren nach dem geltenden Patentanspruch 1 ist demnach patentfähig.
5.
Gleiches gilt für die sich aus dem Herstellungsverfahren des Patentan-
spruchs 1 ergebende Halbleitervorrichtung gemäß dem nebengeordneten Patent-
anspruch 6.
Insbesondere entnimmt der Fachmann dem im Verfahren befindlichen Stand der
Technik keinen Hinweis für die Ausbildung eines leitenden Musters zwischen einer
dritten und vierten Isolationsschicht und mit einer Öffnung über einem zentralen
Abschnitt eines Bitleitungskontaktflecks, durch die ein Metallkontakt hindurchgeht,
wobei das leitende Muster und ein dazu benachbartes Kontakte definierendes
Muster zueinander ätzselektiv sind.
Auch die Halbleitervorrichtung nach dem geltenden, nebengeordneten Patentan-
spruch 6 ist demnach patentfähig.
6.
An diese Patentansprüche können sich die Unteransprüche 2 bis 5 und 7
bis 13 anschließen, da diese vorteilhafte Weiterbildungen des Verfahrens nach
dem Patentanspruch 1 bzw. der Vorrichtung nach dem Patentanspruch 6 ange-
ben.
7.
In der geltenden Beschreibung ist der Stand der Technik, von dem die Erfin-
dung ausgeht, angegeben und die Erfindung anhand der Zeichnung ausreichend
erläutert.
- 22 -
8.
Bei dieser Sachlage war der angefochtene Beschluss aufzuheben und das
Patent wie beantragt zu erteilen.
Lokys
Paetzold
Brandt
Dr. Friedrich
Pr